Stratix IV には Clock 入力ピンが幾つかありますが、機能は全て同じですか?
ピン毎にサポートしている機能が異なります。
仕様の違いについて以下に示しますのでご確認ください。
Stratix IV クロック入力ピン
ピン名 | クロック入力 | クロック以外 | 未使用時 | シングルエンド入力 | 差動入力対応 | 差動用OCT |
CLK[1,3,8,10]p | OK | 入力のみ | GND | OK | P channel を接続 | 外付け |
CLK[1,3,8,10]n | N channel を接続 | |||||
CLK[0,2,9,11]p | User I/O | Quartus II の未使用 ピン設定 に依存 | P channel を接続 | OCT Rd | ||
CLK[0,2,9,11]n | N channel を接続 | |||||
CLK[4:7,12:15]p | P channel を接続 | 外付け | ||||
CLK[4:7,12:15]n | N channel を接続 | |||||
PLL_[L1,L4,R1,R4]_CLKp | 入力のみ | GND | P channel を接続 | |||
PLL_[L1,L4,R1,R4]_CLKn | N channel を接続 |
また、実設計時には、下記 URL リンクの Pin Connection Guideline を必ずご確認ください。
https://www.altera.com/en_US/pdfs/literature/dp/stratix4/pcg-01005.pdf