条件を指定して絞り込む
現在 4321 件がヒットしています。
Intel：デザイン上の Wire や Register に名前を付け、論理合成で圧縮されずに残す方法 （設定） はありますか？
Quartus Prime
はい、Quartus II の設定により、ワイヤ名やレジスタ名を保持させることができます。
以下に設定方法を示します。
Quartus II メニューより、Assignments ⇒ Assignments Editor を選択
Assignment Name 欄に
・ Implement as Output of Logic Cell ： ワイヤ名を保持
・ Preserve Registers ： レジスタ名を保持
を登録し、コンパイルを実行
詳細につきましては、下記 URL リンクの Quartus II Handbook より、キーワード "Preserve Registers"、"Implement as Output of Logic Cell" で検索し、ご参照ください。
https://www.altera.com/en_US/pdfs/literature/hb/qts/qts_qii51008.pdf
経験豊富なFAEが