DDR2 High Performance Controller の global_reset_n について教えてください。
IP
global_reset_n リセット信号は High Performcance Controller 内のレジスタ、PLL などに対してリセットを行います。
このリセット信号がアサート (High => Low) されるとリセットされ、デアサート (Low => High) でコントローラは再 Calibration を実行します。
(Calibration とは DDR/DDR2 と FPGA 間のデータバス (DQ) 間のスキューに合わせてストローブ信号 (DQS) を補正する機能です。)
Calibration が終わるとコントローラが使用できますが、これを判断する信号に "local_init_done" があります。 (High になったらばコントローラが使用できます。)
詳細につきましては、下記 URL リンク "DDR and DDR2 SDRAM High-Performance Controllers and ALTMEMPHY IP User Guide" より、キーワード "global_reset_n" で検索し、ご参照ください。
https://www.altera.com/en_US/pdfs/literature/hb/external-memory/emi_ddr_ug.pdf