デザインを変更せずに、FPGA の消費電力を削減するための設定などありますか?
消費電力低減の設定があるで、設定変更してコンパイルしてみる事で、消費電力が削減される可能性があります。
論理合成における設定
Assignments メニュー ⇒ Settings より
Analysis & Synthesis Settinmgs ⇒ PowerPlay Power Optimization:
Extra effort に設定
配置配線における設定
Assignments メニュー ⇒ Settings より
Fitter Settings ⇒ PowerPlay Power Optimization:
Extra effort に設定