条件を指定して絞り込む
現在 4321 件がヒットしています。
FPGA のコンフィギュレーション・モードで、MAX II を使用したParallel Flash Loader (PFL) を使用します。 PFL の fpga_nconfig 出力は、“H” 出力が可能ですか？
IP
PFL の fpga_nconfig 出力は OpenDrain です。
この出力はデザインやオプション設定で変更することができませんので、外部でプルアップしていただく必要がございます。
詳細につきましては、下記 URL リンクの各資料より、キーワード "fpga_nconfig" で検索し、ご参照ください。
https://www.altera.com/en_US/pdfs/literature/ug/ug_pfl.pdf (ユーザーガイド：英語)
https://www.altera.co.jp/ja_JP/pdfs/literature/an/an386_j.pdf(アプリケーションノート：日本語）
https://www.altera.com/en_US/pdfs/literature/an/an386.pdf(アプリケーションノート：英語）
経験豊富なFAEが