大きく分けると3つの構成例が考えられます。

1. Stratix IV GX デバイスを使用して Hard IP で構成 （1チップ）
  デバイス内蔵のハード・ブロックを使用するので、リソースの節約や消費電力の削減に繋がります。
  また、Gen 1 & Gen 2 規格に準拠しています。
 
2. Stratix II GX, Arria GX などのトランシーバ内蔵デバイスを使用して構成 （1チップ）
  FPGA に内蔵されているトランシーバ・ブロックと Soft IP を使用して、x1, x4, x8 レーンの PCI-Express
  を構成できます。

3. Cyclone III + 外部 PHY を使用した構成 （2チップ）
  FPGA と外部 PHY を PIPE というインタフェースを用いて接続します。
  上位層と PHY 層を分けることで、PHY 層を外付けのチップ（PHY チップ）で実現でき、低価格の FPGA
  を使用することが可能です。