条件を指定して絞り込む
現在 4321 件がヒットしています。
FPGA は LVDS の Receiver にアサインされたピンは、フローティングにしても良いですか？
IP
ボード
アルテラ・デバイスには、Fail-Safe 回路が搭載されておりませんので、LVDS 入力ピンがフローティング (オープン） になる場合には、外部に Fail-Safe 回路を構成する必要があります。
アルテラ Web にも同様の情報が掲載されておりますので、下記 URL リンク情報もあわせてご参照下さい。
https://www.altera.com/support/support-resources/knowledge-base/solutions/rd05232007_397.html
https://www.altera.com/support/support-resources/knowledge-base/solutions/rd03042005_302.html
経験豊富なFAEが