サイト内検索

Intel:Triple Speed Ethernet メガファンクションを、GMII インタフェースでインスタンス化しました。 PHY と接続する125MHz の送信クロック信号が、出力ではなく入力になっています。 GMII 規格を満足しながら MAC と PHY を接続するには、どのようにすればよいのでしょうか?

IP

外部 PLL や FPGA 内蔵 PLL 等を使用して、MAC と PHY の双方に対して、125MHz の同期クロックを供給することで実現できます。 

経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。