トランシーバ・チャネル内にあるオンチップ・ターミネーション抵抗は、キャリブレーション・ブロックにてキャリブレートされます。
このブロックは、プロセス、電圧、および温度変動が終端抵抗値に影響を与えないようにします。

キャリブレーション・ブロック内の終端抵抗キャリブレーション回路には、キャリブレーション・クロックが必要であり、MwgaWizard Plug-In manager 上で ALTGX ブロックをインスタンスする際に、クロック供給用の cal_blk_clk が生成されます。

終端抵抗キャリブレーション・ブロックは、デザイン上に複数のトランシーバー・ブロック （ALTGX） インスタンスがある場合に、共通で使用することも可能です。

cal_blk_clk の周波数範囲は10 ～ 125MHz であり、この範囲のクロックを使用できない場合は、分周回路を使用して利用可能なクロックを生成する必要があります。

キャリブレーション・クロックの品質が問題ではない場合、キャリブレーション・クロックの配線には FPGA のローカル配線で十分です。

デバイス内に複数の ALTGX インスタンスが存在し、それぞれに関連がある場合、すべてのインスタンスの cal_blk_clk ポートを共通クロックに接続する必要があります。

詳細につきましては、下記 URL リンクの Arria II GX Device handbook より、キーワード "cal_blk_clk" で検索し、ご参照ください。
  https://www.altera.co.jp/ja_JP/pdfs/literature/hb/arria-ii-gx/arria-ii-gx_handbook.pdf