Intel:1つの PLL から何系統のクロックを生成することが可能ですか?
1つの PLL から出力可能なクロック系統数は、デバイス・ファミリにより異なります。デバイスごとのクロック出力系統数は以下のとおりです。
詳細につきましては、各デバイスの Device Handbook をご参照ください。
Stratix IV
- Top/Bottom PLL : 内部クロック出力として最大10系統、そのうち外部クロック出力として最大6系統
(PLL_<#>_CLKOUT ピンを使用)
- Left/Right PLL : 内部クロック出力として最大7系統、そのうち外部クロック出力として最大2系統
(PLL_<#>_CLKOUT ピンを使用)
資料 『Clock Networks and PLLs in Stratix IV Devices』
https://www.altera.com/en_US/pdfs/literature/hb/stratix-iv/stx4_siv51005.pdf
Stratix III
- Top/Bottom PLL : 内部クロック出力として最大10系統、そのうち外部クロック出力として最大6系統
(PLL_<#>_CLKOUT ピンを使用)
- Left/Right PLL : 内部クロック出力として最大7系統、そのうち外部クロック出力として最大2系統
(PLL_<#>_CLKOUT ピンを使用)
資料 『Clock Networks & PLLs in Stratix III Devices』
https://www.altera.com/en_US/pdfs/literature/hb/stx3/stx3_siii51006.pdf
Stratix II
- Enhanced PLL : 内部クロック出力として最大6系統、そのうち外部クロック出力として最大6系
(PLL#_OUT ピンを使用)
- Fast PLL : 内部クロック出力として最大4系統
資料 『PLLs in Stratix II and Stratix II GX Devices』
https://www.altera.com/en_US/pdfs/literature/hb/stx2/stx2_sii52001.pdf
Stratix
- Enhanced PLL : 内部クロック出力として最大6系統、外部クロック出力として最大4系統
(PLL#_OUT ピンを使用
- Fast PLL : 内部クロック出力として最大3系統
資料 『General-Purpose PLLs in Stratix & Stratix GX Devices』
https://www.altera.com/en_US/pdfs/literature/hb/stx/ch_1_vol_2.pdf
Cyclone III
- 内部クロック出力として最大5系統、そのうち外部クロック出力として1系統(c0 ポートのみ)
(PLL#_CLKOUT ピンを使用)
資料 『Clock Networks and PLLs in Cyclone III Devices』
https://www.altera.com/en_US/pdfs/literature/hb/cyc3/cyc3_ciii51006.pdf
Cyclone II
- 内部クロック出力として最大3系統、そのうち外部クロック出力として1系統
(PLL#_OUT ピンを使用)
資料 『PLLs in Cyclone II Devices』
https://www.altera.com/en_US/pdfs/literature/hb/cyc2/cyc2_cii51007.pdf
Cyclone
- 内部クロック出力として最大2系統、外部クロック出力として1系統
(PLL_OUT ピンを使用)
資料 『Using PLLs in Cyclone Devices』
https://www.altera.com/en_US/pdfs/literature/hb/cyc/cyc_c51006.pdf