オープン・ドレイン出力にする方法は、以下のとおりです。

1. デザイン設計でオープン・ドレイン出力となる動作を記述します。
   [ 記述例 ]
   • Verilog-HDL の場合
     assign  A = OE? 1'b0 : 1'bZ;
   • VHDL の場合
     A <= '0' when OE = '1' else 'Z;
2. そのデザインにおいて、デバイスの I/O ピンのオープンドレイン・バッファで実現できるように Quartus II でオプションを設定します。
   
   1. Assignments メニュー ⇒ Settings を選択します
   2. Analysis & Synthesis（Category内）を選択します
   3. "Auto Open-Drain Pins" にチェックを入れます (デフォルトでは "On")

※ このオプションを設定せずに Hi-Z 出力回路をコンパイルした場合、Quartus II はトライステート・バッファで実現します。

コンパイル・レポートの Fitter より、該当ピンの Open Drain 項が "Yes" となっていることを、ご確認下さい。