条件を指定して絞り込む
現在 4321 件がヒットしています。
Intel：ALTPLL を Zero Delay Buffer モードで生成し、コンパイルを行ったところ、コンパイル・エラーとなりました。 何か解決策はありますか？
クロック/PLL
PLL の Zero Delay Buffer モードは、デバイス全体でのゼロ遅延のために、クロック入力ピンに位相調整されます。
そのため、位相補償する PLL クロック出力信号が出力ピンと接続している必要がございます。
エラーメッセージが、"PLL "" COMPENSATE_CLOCK port must feed an output pin when OPERATION_MODE is set to ZERO_DELAY_BUFFER" と表示されている場合、以下の2点をご確認下さい。
1. Zero Delay Buffer モードで設計した PLL の出力が I/O ピンに接続されているか？
2. 1.が問題ない場合、I/O ピンに接続した PLL 出力クロックが、位相補償のクロックとして MegaWizard
Plug-In Manager 内で登録されているか？
⇒ 確認方法としては、ALTPLL デザインを MegaWizard Plug-In Manager で開きます。
page 1 of 12 内の、"Which output clock will be compensated for ?"の項目に、I/O ピンに接続
された位相補償用の PLL 出力クロックが登録されているかを確認ください。
経験豊富なFAEが