サイト内検索

Intel:PLL のシュミレーションを行ったのですが、クロックを入力しているにも関わらず、出力が出てきません。 なぜですか?

クロック/PLL シミュレーション

PLL の入力がクロックしかないデザインで、PLLの出力波形が出ない(不定)となっている場合、シュミレーション・ファイルで設定された入力クロックの周波数に原因がある場合があります。
(シュミレーション・ファイルとは、Quartus II の場合は vwf を、ModelSim の場合はテストベンチ・ファイルを示します。)
 
作成された PLL デザインがサポートしているクロック入力周波数レンジより大きく外れたクロック入力周波数が、シュミレーション・ファイルで定義していないかを確認してください。
 

関連 FAQ

Intel:PLL が Lock 可能な入力クロックの周波数レンジ幅の確認方法はありますか?

経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。