Intel:TimeQuest Timing Analyzer を使用し、コンパイルを実行したところ、以下のクリティカル・ワーニングが発生しました。 対処方法を教えてください。

Quartus Prime タイミング制約/解析

<メッセージ>
The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.

このクリティカル・ワーニングは、クロックのバラツキが定義されていないことにより、発生しています。
 
定義方法として、自動計算させるコマンドと、個別に計算し定義する方法があります。
 
Cyclone III、Stratix II、Stratix II GX、Arria GX、HardCopy II、Stratix III、およびそれ以降の新しいデバイスでは、"derive_clock_uncertainty" を SDC ファイル上で記述することで、クロックのバラツキを自動計算することが可能です。
 
個別に計算し定義する場合、"set_clock_uncertainty" を使用します。
 
"set_clock_uncertainty" で定義したバラツキは、自動計算のものより優先されます。
 
 
※ "derive_clock_uncertainty" コマンドはアルテラ社専用の SDC コマンドのため、SDC の使用できる他
    社のツールでは読み込むことができません。
    "derive_clock_uncertainty" で設定した情報を "set_clock_uncertainty" に変換したい場合には、
    "write_sdc -expand" を使用することで、変換し保存されます。

経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。