条件を指定して絞り込む
現在 4321 件がヒットしています。
Intel：ALTLVDS Megafunction で LVDS の I/F を構成する時、生成されたデザインで使用される PLL の Operation Mode は何ですか？
クロック/PLL
Tx （送信） 側と Rx （受信） 側でモードが異なります。
Tx側 ： クロックとデータの位相関係を内部レジスタ部分で保つため、Normal Mode となります。
Rx側 ： クロックとデータの位相関係を IOE 部分で保つため、Source-Synchronous Mode となります。
実際に、どのようなモードに設定されているかは、コンパイルレポートより確認できます。
確認方法
Compilation Report ⇒ Fitter ⇒ Resource Section ⇒ PLL Summary を選択
PLL mode 項を確認
経験豊富なFAEが