サイト内検索

Intel:Programmable IO delay の設定はどのようにすれば良いですか?

Quartus Prime

Assignment Editor で以下のように設定して下さい。
 ・To : 該当ピン名
 ・Assignment Name : D* Delay ( I/O buffer to input register )
 ・Value : ※2以下の offset 値
 
  ※1: * は選択されたデバイスや入力/出力等により、番号が異なります。
  ※2: offset 値について
   Programmable IOE Delay の遅延値は絶対値の設定ではなく、段階的な設定をします。
   これを " offset " と呼んでおり、Delay の最大値と最小値から offset 値を入力する事により遅延値が
     決まります。
 
   例として、Stratix III デバイスで説明します。
    ・Stratix III の Programmable IOE Delay の最大値/最小値は以下の資料に記載されています。
    https://www.altera.com/en_US/pdfs/literature/hb/stx3/stx3_siii52001.pdf
            Table 1-41. Stratix III IOE Programmable Delay
 
        C2のスピードグレードのD1遅延値は
      最大:748ps
      最小:0ps
     になっており、offset 値 ( Available Settings ) は、0~15の16段階になります。
 
      offset 値を "7" とすれば、最大748 ps の半分の374 ps 程度に設定されます。
 
   実際設定が有効になったか否かは、コンパイル後のレポート Compilation Report の 
       [ Fitter ] - [ Resource Section ] - [ Pad to Core Delay Chain Fanout ] より確認できます。
 

経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。