条件を指定して絞り込む
現在 4321 件がヒットしています。
Intel：Altera 社 FPGA デバイスで、電源立ち上げ時の POR の挙動について教えてください。
電源/Enpirion
Altera 社の各種 FPGA デバイスでは、電源投入後にパワーオンリセット（POR）状態となります。
POR は、FPGA デバイスのコンフィグレーションシーケンスの前に行われ、システムの電源が安定するまでのウェイト時間の役割をします。
POR 時間は、デバイス、または、設定によって異なります。
例）
Cyclone III デバイスでは、MSEL ピンの設定で Standard POR（最大200ms）か Fast POR（最大9ms）か
を選択できます。
Stratix IV デバイスでは、PORSEL ピンの極性が Low の場合には最大300ms、Hi の場合には最大12ms
が選択できます。
他のデバイスシリーズについては、各デバイスのデータシートを参照ください。
POR 期間中は、nSTATUS ピンが Low となり、ビジー状態を表します。
また、CONF_DONE 信号も Low となり、未コンフィグレーション状態であることを示します。
POR 期間が完了すると nSTATUS ピンが開放（外部プルアップ抵抗により Hi となる）され、コンフィグレーションが開始されます。
経験豊富なFAEが