Intel:PLL が Lock 可能な入力クロックの周波数レンジ幅の確認方法はありますか?
クロック/PLL
Quartus Prime
各種 FPGA に搭載されている PLL が Lock できる入力クロックの周波数レンジの確認方法は、Quartus II の Processing メニュー ⇒ Compilation Report ⇒ Fitter ⇒ Resource Section ⇒ PLL Summary
を選択し、レポート・ファイル内の Freq min lock ~ Freq max lock より確認することができます。
なお、事前に Fitter(配置配線)を事前に実行しておく必要があります。