サイト内検索

Intel:PLL が Lock 可能な入力クロックの周波数レンジ幅の確認方法はありますか?

クロック/PLL Quartus Prime

各種 FPGA に搭載されている PLL が Lock できる入力クロックの周波数レンジの確認方法は、Quartus II の Processing メニュー ⇒ Compilation Report ⇒ Fitter ⇒ Resource Section ⇒ PLL Summary
を選択し、レポート・ファイル内の Freq min lock ~ Freq max lock より確認することができます。

なお、事前に Fitter(配置配線)を事前に実行しておく必要があります。

経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。