条件を指定して絞り込む
現在 4292 件がヒットしています。
Intel：機能安全向けに、インテル FPGA デザイン内の各インスタンスに対して必要に応じて安全側に実装することを想定しています。Nios® II を使用する場合 デバッグは JTAG を使用して行われますが、JTAG モジュールは安全側に配置した方がよいでしょうか？
Nios II
カテゴリー: Nios® II
ツール： －
デバイス：－
設計思想にも依存しますが、一般的に デバッグ機能は 非安全側に実装するケースが多いようです。
Nios® II を JTAG 経由でデバッグする際には、
Platform Designer の JTAG_UART コンポーネントと、Nios® II JTAG Debug Module とに分けて考える必要があります。
JTAG_UART コンポーネントを使用して JTAG 経由でシステムのデバッグをおこなう場合、JTAG_UART を非安全側に実装します。
一方、Nios® II の JTAG デバッグ・モジュールは プロセッサーのデバッグを担うため、Nios® II Processor Core 内に組み込まれており、IPとして暗号化されています。
よって、この JTAG デバッグ・モジュールだけを非安全側に実装するはできません。
(Nios® II コアとして、安全側に実装されます。)
なお、FPGA デザイン内の各インスタンスを Safety IP として安全側に実装する方法については、
下記ドキュメントをご参照ください。
AN 704: FPGA-based Safety Separation Design Flow for Rapid Functional Safety Certification
経験豊富なFAEが