条件を指定して絞り込む
現在 4292 件がヒットしています。
Intel：Platform Designer にて AXI を使用している場合、AXI ID Bus エラーが発生が発生します。error: arria10_hps_f2sdram0_data: width of slave id signals (4) must be atleast 5. increase slave id width or reduce widths for any connected axi master
カテゴリー： Platform Designer
ツール： Quartus Prime
デバイス： -
AXI Bridge を Master と Slave の間に挿入することで AXI ID 幅を調整することができます。
下記インテル・コミュニティーにて AXI Bridge を挿入して回避するよう記載されています。
https://community.intel.com/t5/Programmable-Devices/Width-of-Slave-id-4-must-be-min-5-Increase-slave-ID-width-or/td-p/240175
AXI Bridge の詳細は、下記ドキュメントに記載があります。
[Intel® Quartus® Prime Standard Edition User Guide Platform Designer] 4.1.6. AXI Bridge
https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug-qps-platform-designer.pdf#page=219
Platform Designer の内部バスでは自動調整してくれません。
経験豊富なFAEが