条件を指定して絞り込む
現在 4292 件がヒットしています。
Intel：Timing Analyzer Cookbook の JTAG Constraint を JTAG の 10pin Header から FPGA の構成の設定で使用するとき、インテル® FPGA ダウンロード・ケーブル II の TCK が Default の 24MHz では TDO が Timing Error になります
カテゴリー： タイミング制約/解析
ツール： Quartus® Prime
デバイス： -
[Timing Analyzer Cookbook]
https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/manual/mnl_timequest_cookbook.pdf#page=18
インテル® FPGA ダウンロード・ケーブル II (旧称 USB-Blaster™ II) の周波数を下げてタイミングエラーを収束させる必要があります。
インテル® FPGA ダウンロード・ケーブル II のパラメーターは、24/16/6MHz が用意されており、下記のように変更します。
[パラメーター]
ub2_default_t_period ：41.666ns
ub2_safe_t_period ： 62.5ns
ub1_t_period ： 166.666ns
<変更例>
[デフォルト]
set tck_t_period $ub2_default_t_period
[6MHz に変更する]
set tck_t_period $ub1_t_period
実機のケーブルの TCK の周波数変更は下記の記事を参考にしてください。
[USB-Blaster™ II の TCK 周波数を変更してみよう]
https://www.macnica.co.jp/business/semiconductor/articles/intel/130581/
経験豊富なFAEが