条件を指定して絞り込む
現在 4292 件がヒットしています。
Intel：ALTPLL IP の Zero Delay Buffer モードで生成したシングルエンドの出力クロック信号を、デバイスの PLL 出力専用ピン PLL_L_CLKOUTn （末尾 n ）にアサインするとコンパイル・エラーとなり、PLL_L_CLKOUTp （末尾 p ）にアサインするとエラーは解消されました。なぜですか？
IP
Quartus Prime
カテゴリー：IP（その他）
ツール：Quartus® Prime
デバイス：-
シングルエンドの出力クロック信号は、PLL_L_CLKOUTp （末尾 p ）ピンのみの対応となっております。
そのため、Zero Delay Buffer モードで使用する場合、末尾 n では無く末尾 p で表記される PLL 専用ピンに出力信号をアサインしてください。
経験豊富なFAEが