条件を指定して絞り込む
現在 4321 件がヒットしています。
Intel：なぜ Use shared PLL for receivers and transmitters オプションを有効にしても、ALTLVDS_RX と ALTLVDS_TX の PLL が共有化されないのですか？
IP
Quartus Prime
カテゴリー：IP（その他）
ツール：Quartus® Prime
デバイス：-
ALTLVDS_RX と ALTLVDS_TX の入力クロック (rx_inclock/tx_inclock) を同じクロックソースにしてください。
各 PLL の内部カウンタのパラメーターが同じでも、入力クロックが別々のソースでドライブされていると共有化されません。
この内容は、ユーザーマニュアルにも記載されています。
For PLL merging to happen, the input clocks and the settings on the outputs must beidentical.
LVDS SERDES Transmitter / ReceiverIP Cores User Guide
https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug_altlvds.pdf
（Resource Utilization and Performance の項目）
LVDS の PLL 共有化が成功すると、コンパイルレポートに以下のメッセージが表示されます。
ID:176132 Successfully merged PLL <name> and PLL <name>
経験豊富なFAEが