カテゴリー：外部メモリー
ツール：-
デバイス：Stratix® 10

・設定可能なバースト長の設定可能な最大値は256です。
・ただし、Transaction IDのビット幅との加算値が 9 以下という条件があります。IDのビット幅は、[9 bits – ceil(log2(maximum burst length))となります。例えば、128バーストを設定した場合、接続可能なAXI4のIDビット幅は2ビットとなります。
・また AXI4 仕様の 4KB を超えないように設定してください

詳細は下記資料をご参照ください。
High Bandwidth Memory (HBM2) Interface Intel® FPGA IP User Guide
https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug-20031.pdf
（49ページ AXI Burst Transactions の項目）