Intel:LVDS で使用する PLL から 複数のクロックを出力させる場合、External PLL Mode でなけれは構成できないのでしょうか?

Arria IP Quartus Prime

カテゴリー:IP(LVDS)
ツール:Quartus® Prime
デバイス:Arria® 10

Arria® 10 デバイスで IP Catalog より LVDS を構成時、PLL Settings タブ内の "Specify additional output clocks based on existing PLL" にチェックを入れることにより可能です。
Output Clcoks の Number of Additional Clocks プルダウンメニューより最大4本まで追加することが可能です。

各周波数の設定は outclock*(pll_extra_clock*) で行います。

経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。