Intel：「Embedded Peripherals IP User Guide」の「SDRAM Controller Core」の項で「FPGA I/O Timing Parameters」が示されています。こちらは tCLK が 20ns の時の設定ですが、異なる tCLK の値の時に、他のタイミングパラメーターはどのような値になりますか？ - 半導体事業

条件を指定して絞り込む

現在 4292 件がヒットしています。

Intel：「Embedded Peripherals IP User Guide」の「SDRAM Controller Core」の項で「FPGA I/O Timing Parameters」が示されています。こちらは tCLK が 20ns の時の設定ですが、異なる tCLK の値の時に、他のタイミングパラメーターはどのような値になりますか？

Quartus Prime 外部メモリー

カテゴリー：外部メモリー・インターフェース
ツール：Quartus® Prime
デバイス：-

Embedded Peripherals IP User Guide
https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug_embedded_ip.pdf

「FPGA I/O Timing Parameters」では tCLK の他に、以下の4つのタイミングパラメーターが必要となります。
1. tCO_MIN
2. tCO_MAX
3. tH_MAX
4. tSH_MAX

これらの値は TimeQuest の以下の項目を参照・設定して下さい。
　tSU/tH/tCO : TimeQuest の Report Datasheet を参照
　MAX : Operating Condition を 6_slow_1100mv_85c に設定
　MIN : Operating Condition を MIN_fast_1100mv_0c に設定

具体的には以下となります。
1. tCO_MIN
　　Operating Condition を MIN_fast_1100mv_0c に設定
　　　=> TimeQuest の Report Datasheet から "Minimum Clock to Output Times" にてSDRAM信号の値で一番小さい値を採用

2. tCO_MAX
　　Operating Condition を 6_slow_1100mv_85c に設定
　　　=> TimeQuest の Report Datasheet から "Clock to Output Times" にてSDRAM信号の値で一番大きい値を採用

3. tH_MAX
　　Operating Condition を 6_slow_1100mv_85c に設定
　　　=> TimeQuest の Report Datasheet から "Hold Times" にてSDRAM信号の値で一番大きい値を採用

4. tSH_MAX
　　Operating Condition を 6_slow_1100mv_85c に設定
　　　=> TimeQuest の Report Datasheet から "Setup Times" にてSDRAM信号の値で一番大きい値を採用

経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。

お問い合わせフォーム