条件を指定して絞り込む
現在 4292 件がヒットしています。
Intel：Hard Processer System の SPI の検証でループバックで接続し、正しく送受信できるか確認したいです。SPI のインターフェイスを Hard Processor System (HPS) から出力し、Conduit のような形で Platform Designer 上で接続することはできますか？
Cyclone
SoC EDS/DS-5
SoC FPGA
カテゴリ：SoC FPGA
ツール：SoC EDS
デバイス：Cyclone® V
Cyclone® V の HPS 内蔵の SPI でしたら SPI 自身に内蔵されているループバック機能でソフトの動作確認が可能です。CTRL0 レジスタの SRL ビットを使用します。
この方法を使用する場合、HPS の Platform Designer で出力先を HPS I/O ではなく FPGA としてください。
そうすれば、Platform Designer の外部に信号を export できます。それを RTL でループバックしてください。
export した信号は SignalTap でも観測することが可能です。
経験豊富なFAEが