Intel：インテル® HLS コンパイラーで生成した IP を Platform Designer システムに追加し、シミュレーションモデル（VHDL）を生成しました。 ModelSim でシミュレーションすると、IP から不定値が出力されてしまいます。 - 半導体事業

条件を指定して絞り込む

現在 4323 件がヒットしています。

Intel：インテル® HLS コンパイラーで生成した IP を Platform Designer システムに追加し、シミュレーションモデル（VHDL）を生成しました。 ModelSim でシミュレーションすると、IP から不定値が出力されてしまいます。

HLS Quartus Prime シミュレーションプラットフォーム・デザイナー

カテゴリ：HLS
ツール：Quartus® Prime / インテル® HLS コンパイラー
デバイス：Cyclone® V

使用ツール：Quartus® Prime Standard Edition v17.1
　　　　　　ModelSim®-SE

Platform Designer で Generate 時にシミュレーションモデルを VHDL にすると、自動生成される Platform Designer シミュレーショントップ階層（simulation フォルダ内）での、HLS で生成したコンポーネントのモジュール名が間違っており接続ができていません。

下記いずれかの方法で回避可能です。

(1) シミュレーショントップ階層モジュールの修正
　　コンポーネントが <コンポーネント名>_<コンポーネント名>_internal になっているので、<コンポーネント名>_internal に修正

(2) シミュレーションモデルを Verilog で生成する
　　Verilog で生成すると問題ありません

経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。

お問い合わせフォーム

サイト内検索