＜エラー・メッセージ＞
Loading dcfifo_test.dcfifo_test_xxxxx

Error (suppressible): (vsim-10000) C:/<path>/sim/dcfifo_test.dcfifo_test_xxxxx.v(xx): Unresolved defparam reference to 'dcfifo_component' in dcfifo_component.enable_ecc.
Time: 0 ps Iteration: 0 Instance: /tb/dcfifo_test.dcfifo_test_xxxxx_component/fifo_0 File: C:/<path>/sim/dcfifo_test.dcfifo_test_xxxxx.v

カテゴリ：シミュレーション
ツール：ModelSim® - Intel® FPGA Edition
デバイス：－


VHDL ライブラリが vsim 実行時に指定されていることが原因のようです。
-L altera_mf は消して、-L altera_mf_ver を指定してシミュレーションを実行（ロード）してください。

Nativelink の場合は、vsim コマンドの -L altera_mf を消して実行してください。
もしくは、Settings > Simulation の output netlist を Verilog にすることでも回避可能です。