Intel:デザイン内の一部のモジュールを暗号化させてシミュレーションする方法を教えてください。
カテゴリ:シミュレーション
ツール:ModelSim®
デバイス:-
以下の手順で暗号化コードを生成します。
[A] 1つのソースのみを暗号化する
1. モジュールの暗号化させたい対象部分の前後に、以下のコードを組み込みます。
[VHDL] `protect begin / `protect end
[Verilog] `pragma protect begin / `pragma protect end
2. cd コマンド (または Change Directory) により、暗号化コードを生成させるフォルダへ移動し、
Transcript ウィンドウに以下のコマンドを入力実行します。(GUI 非対応)
[VHDL] vhencrypt <filename>.vhd
[Verilog] vencrypt <filename>.v
3. 指定のフォルダ内に、.vhdp/.vp ファイルが生成されたことを確認します。
4. 提供者に .vhd/.v の代わりに .vhdp/.vp をファンクション・シミュレーション用ファイルとして提供してください。
[B] 複数のソースを暗号化する
1. 以下の内容をコピーし、ヘッダーファイルを作成します。ファイル名は任意で、拡張子は不要です。
[VHDL]
`protect version = 1
`protect key_keyowner = "Mentor Graphics Corporation"
`protect key_keyname = "MGC-VERIF-SIM-RSA-2"
`protect key_method = "rsa"
`protect key_block encoding = ( enctype = "base64" )
`protect data_method = "aes128-cbc"
`protect begin
[Verilog]
`pragma protect version = 1
`pragma protect key_keyowner = "Mentor Graphics Corporation"
`pragma protect key_keyname = "MGC-VERIF-SIM-RSA-2"
`pragma protect key_method = "rsa"
`pragma protect key_block encoding = ( enctype = "base64" )
`pragma protect data_method = "aes128-cbc"
`pragma protect begin
2. cd コマンド (または Change Directory) により、暗号化コードを生成させるフォルダへ移動し、
Transcript ウィンドウに以下のコマンドを入力実行します。(GUI 非対応)
[VHDL] vhencrypt -hea <headerfile> <filename>.vhd <filename>.vhd … <filename>.vhd
[Verilog] vencrypt -hea <headerfile> <filename>.v <filename>.v … <filename>.v
※ 上記の <headerfile> には、1. で作成したヘッダーファイル名を入力します。
※ 同一フォルダ内のソースをすべて実行の対象にする場合は、アスタリスク(*)で対応可能です。
3. 指定のフォルダ内に、.vhdp/.vp ファイルが生成されたことを確認します。
4. 提供者に .vhd/.v の代わりに .vhdp/.vp をファンクション・シミュレーション用ファイルとして提供してください。