Intel:EMIF パターンの等長配線をする場合、パッケージ内の配線遅延を考慮した方が良いですか?
Stratix
Arria
カテゴリ:外部メモリ・インタフェース
ツール:-
デバイス:Stratix® 10、Stratix® V、Arria® 10
以下の資料に記載されているとおり、各デバイスとメモリ・プロトコルに応じて一定の周波数以上の場合(または超える場合)には、パッケージ内の配線遅延を考慮して設計することが推奨です。
参考
External Memory Interface Handbook Volume 2: Design Guidelines
https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/external-memory/emi_plan.pdf
(Package Deskew Recommendations で検索してください。)
・Package Deskew Recommendation for Stratix V Devices
(例:Stratix V, DDR3 で 800MHz を超える場合)
・Package Deskew Recommendations for Arria 10 and Stratix 10 Devices
Arria 10, Stratix 10 で DDR4/DDR3の場合は、下記の周波数以上で動作させる場合に推奨となります。
Single Rank : 933[MHz]
Dual Rank : 800[MHz]
Quard Rank : 667[MHz]