Intel:EMIF Layout Guidelines にて Maximum Trace Length の記載がありますが、その長さはパッケージの内部配線長も含みますか?
ボード
カテゴリ:外部メモリ・インタフェース
ツール:-
デバイス:-
パッケージの内部配線は含みません。
レイアウト・ガイドラインの値は FPGA とメモリ間のボール to ボールの距離を示し、Package deskew の On/Off によらずパッケージの内部配線長は含みません。
また、タイミングを満たしていれば必ずしもレイアウト・ガイドラインの規定を満たしていなくても問題ありません。
(なお、EMIF IP GUI の Board Skew Parameter の入力は、Package deskew が On の場合は内部配線長による遅延を加えて計算してください。)
参考
External Memory Interface Handbook Volume 2: Design Guidelines
https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/external-memory/emi_plan.pdf