条件を指定して絞り込む
現在 4321 件がヒットしています。
Intel：DSP Builder や FIR Compier II で FIR フィルタを実装する場合の乗算器の数はどのように見積もれば良いですか？
DSP/Filter
シミュレーション
カテゴリ：DSP、IP (FIR Compier)
ツール：Quartus® Prime、DSP Builder
デバイス：－
サンプリング・レートとクロック周波数が同じ場合、基本的にはタップ数と同じだけの乗算器が必要です。
サンプリング・レートが低い場合は、整数比以上の違いは必要ですが、時分割多重化の処理が行われ、つまり半分以下の比率に応じた数に乗算器を節約することができます。
BSP Builder では最初に Simulink Simulation で RTL が生成されますので見積もりの数がわかりますが、最終結果は Quartus® Prime でのコンパイル結果を確認してください。
経験豊富なFAEが