Intel:Arria® 10 SoC にて Platform Designer の Hard Processor System (HPS) にて設定した通りのクロックが出力されません。
Arria
SoC FPGA
SoC EDS/DS-5
クロック/PLL
カテゴリ:SoC
ツール:SoC EDS
デバイス:Arria® 10
Platform Designer の設定は U-Boot 実行時に設定されるため、それまでは別の値にて動作しています。
U-Boot 実行後のクロックをご確認ください。