Intel:Arria® 10 SoC にて Platform Designer の Hard Processor System (HPS) にて設定した通りのクロックが出力されません。

Arria SoC FPGA SoC EDS/DS-5 クロック/PLL

カテゴリ:SoC
ツール:SoC EDS
デバイス:Arria® 10


Platform Designer の設定は U-Boot 実行時に設定されるため、それまでは別の値にて動作しています。
U-Boot 実行後のクロックをご確認ください。


経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。