Intel:Cyclone® V SoC デバイスで L1 パリティ・エラー関連の割り込みについて cpu0_parityfail や cpu0_parityfail_XXX など複数ありますが、一括で確認できますか?
SoC FPGA
カテゴリ:SoC
ツール:SoC EDS
デバイス:Cyclone® V
cpu0_parityfail を使用すると、cpu0_parityfail_XXX で定義される割り込み要因のいずれでも割り込みを検出します。
割り込みの意味については、ARM 側のドキュメントも併せてご確認ください。
http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0407g/Cjaceghh.html
割り込み一覧は下記の資料をご参照ください。
Cyclone V Hard Processor System Technical Reference Manual
https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/cyclone-v/cv_5v4.pdf
(GIC Interrupt Map で検索してください。)