条件を指定して絞り込む
現在 4292 件がヒットしています。
Intel：Arria® V / Cyclone® V の SoC FPGA の Hard Processor System (HPS) の Reset Manager レジスタである bit 6:s2f は、設定するとどのような動作になりますか？
SoC FPGA
SoC EDS/DS-5
カテゴリ：SoC
ツール：SoC EDS
デバイス：Arria® V / Cyclone® V
s2f は h2f_rst_n の信号を操作するビットです。
通常は HPS 側の Warm Reset 発行時に出力されますが、miscmodrst の s2f を 1 にすることで HPS 側は動作させたまま、FPGA への h2f_rst_n 出力を操作することが可能です。
参考
Cyclone V HPS Memory Map
https://www.intel.com/content/www/us/en/programmable/hps/cyclone-v/hps.html#topic/sfo1410067768606.html
経験豊富なFAEが