条件を指定して絞り込む
現在 4321 件がヒットしています。
Intel：Cyclone® V SoC / Arria® V SoC の HPS（Ethernet MAC コントローラ）から、Ethernet PHY デバイスに用意された Clock / Data の Skew 調整用レジスタに対して設定を行いたいと考えています。PHY のレジスタ設定はどのように行えば良いですか？
SoC FPGA
カテゴリ：SoC
ツール：－
デバイス：Arria® V、Cyclone® V
Skew 調整の機構やレジスタは、HPS 側には用意されていないため、PHY デバイスの仕様に応じて、PHY 側のレジスタに対してセットアップする必要があります。
PHY デバイスのレジスタ設定用のインタフェースは、MDIO 接続か I2C 接続のどちらかになります。
The Ethernet Controller has two choices for the management control interface used for configuration and status monitoring of the PHY:
- Management Data Input/Output (MDIO)
- I2C PHY management through a separate I2C module within the HPS
MDIO の制御方法については、下記リンク先の情報を参照してください。
https://www.macnica.co.jp/business/semiconductor/support/faqs/intel/120865/
経験豊富なFAEが