条件を指定して絞り込む
現在 4292 件がヒットしています。
Intel：ModelSim® のプロジェクト全体で SystemVerilog の 'define 定数を正しく認識させるにはどうしたら良いですか？
シミュレーション
カテゴリ：シミュレーション
ツール：ModelSim®
デバイス：－
ModelSim® で 'define 定数を認識させるには、下記設定を行ってください。
ModelSim プロジェクトを作成している場合
- Project ウインドウから 'define を指定したいソースファイルを選択し、右クリックからプロパティを開く
- Verilog & SystemVerilog タブを選択し、Other Verilog Options 内の Macro... をクリック
- Define Macro ウインドウで個々に登録
Quartus® Prime の NativeLink を使用している場合
- ModelSim の Tool バーより、Compile ⇒ Compile Options... を選択
- Verilog & SystemVerilog タブを選択し、Other Verilog Options 内の Macro... をクリック
- Define Macro ウインドウで個々に登録
経験豊富なFAEが