カテゴリ：仕様
ツール：－
デバイス：－


パッケージ内配線遅延の情報は下記リンクの Net Length Reports より 各デバイスの Net Length Information をクリックしてダウンロードできます。
https://www.intel.com/content/www/us/en/programmable/support/support-resources/support-centers/board-design-guidelines.html#tools-models-and-libraries

また DQ/DQS ピン、Address/Command ピンのパッケージ内配線遅延の情報をレポートに表示する事も可能です。
例えば Arria® 10 にて設計している場合は、IPの Arria® 10 External Memory Interfaces にて、下記のオプションを Enable にする必要があります。

Board Timing タブ：

• FPGA DQ/DQS Package Skews Deskewed on Board
• FPGA Address/Command Package Skews Deskewed on Board

こちらを Enable にする事により、.pin ファイルの Package Delay という項目にパッケージ内配線遅延値がレポートされます。