条件を指定して絞り込む
現在 4321 件がヒットしています。
Intel：Cyclone® V SoC で Hard Processor System (HPS) 側から FPGA_Manager を使用して nCONFIG を制御し、FPGA ファブリック側の再コンフィグレーション（AS モード）を実施することは可能ですか？
SoC FPGA
カテゴリ：SoC
ツール：SoC EDS
デバイス：Cyclone® V
評価ボードで検証した結果、下記の手順で FPGA 側の AS コンフィグレーション再実行が可能であることが確認できました。
HPS 側 FPGA Manager の下記レジスタを制御することでご対応可能です。
fpgamgrregs.ctrl レジスタ (Address: 0xFF706004)
https://www.intel.com/content/www/us/en/programmable/hps/cyclone-v/hps.html#topic/sfo1410067797617.html
＜手順＞
- 予め MSEL は ASモードにしておきます
- fpgamgrregs.ctrl レジスタの en ビット（bit0）を 0x1 に設定。これにより、FPGA Manager から nCONFIG の制御可能になります。
- fpgamgrregs.ctrl レジスタの nconfigpull ビット（bit2）を 0x1 に設定。これにより、nCONFIG が PULL DOWN され、FPGA 側 が Reset 状態に遷移。
- nconfigpull ビット を 0x0 に戻す。nCONFIG の PULL DOWN が解除され、FPGA 側が再コンフィグレーション、ユーザ・モードに遷移。
（上記の手順で FPGA の再コンフィグレーションは可能ですが、再コンフィグレーションの最中には HPS から FPGA 側へのアクセスが行えなくなる点で注意が必要です。一旦、H2F、LWH2F のブリッジを無効化するなどの対応が必要になります。）
経験豊富なFAEが