サイト内検索

Intel:Arria® 10 SoC の HPS_nPOR とHPS_nRST を制御するうえで規定はありますか?

Arria SoC FPGA SoC EDS/DS-5

カテゴリ:SoC
ツール:SoC EDS
デバイス:Arria® 10


下記の規定を守る必要があります。

  • HPS cold reset pulse width 600ns(Min)
  • HPS warm reset pulse width 600ns(Min)


(参考)
Intel® Arria® 10 Device Datasheet
https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/arria-10/a10_datasheet.pdf
(HPS Reset Input Requirements で検索してください。)

経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。