条件を指定して絞り込む
現在 4321 件がヒットしています。
Intel：Arria® V SoC / Cyclone® V SoC の Hard Processor System (HPS) の2つの CPU コア（Core0、Core1）に対して、別々にリセットをかけることは可能ですか？
SoC FPGA
カテゴリ：SoC
ツール：SoC EDS
デバイス：Arria® V、Cyclone® V
外部からの信号でリセットする場合には、Core0 と Core1 を別々にリセットをかけることはできません。
HPS ソフトウェアからのレジスタ制御によるリセットであれば、片方の Core のみにリセットをかけることが可能です。
但し、Core0 のソフト制御で Core1 をリセット、もしくは、Core1 から Core1（自分自身）をリセットの構成のみ可能です。
（リセットの制御を行う Core0 が自分自身をリセットする構成は非推奨です。）
経験豊富なFAEが