条件を指定して絞り込む
現在 4321 件がヒットしています。
Intel：Platform Designer (旧 Qsys) の IP Catalog から選択できる SPI Core を使用した場合のタイミング制約の方法を示したサンプルはありますか？
プラットフォーム・デザイナー
カテゴリ：タイミング制約/解析
ツール：Quartus® Prime (Platform Desginer)
デバイス：－
FPGA 側を SPI Master としたサンプル・デザインであれば、以下のサイトに情報が公開されています。
（参考）
https://community.intel.com/t5/FPGA-Wiki/Constrain-SPI-Core/ta-p/735358
Slave デバイスとして Analog Devices 製の ADIS16209 を接続した場合の例となっています。
経験豊富なFAEが