カテゴリ：仕様
ツール：Quartus® Prime
デバイス：Arria® 10


双方向の LVDS なので、FPGA としては Bus LVDS (BLVDS) を使用する必要があります。

下記の Application Note 522に記載があります。

（参考）
AN522: Implementing Bus LVDS Interface in Supported Altera Device Families
https://www.altera.com/en_US/pdfs/literature/an/an522.pdf
（Design Example Guidelines for Arria 10 Devices で検索してください。）

具体的には、altera_gpio を双方向で作成し、I/O Standard を Differential 1.8-V SSTL Class I または Class II にします。
これで 2Line 使うことなく使用できます。