Intel：Cyclone® V SoC / Arria® V SoC の Hard Processor System (HPS) の設定をする際、 Platform Designer（旧 Qsys）の設定編集画面の SDRAM ⇒ PHY Settings タブにある PLL reference clock frequency の項目は何の設定ですか？ - 半導体事業

条件を指定して絞り込む

現在 4321 件がヒットしています。

Intel：Cyclone® V SoC / Arria® V SoC の Hard Processor System (HPS) の設定をする際、 Platform Designer（旧 Qsys）の設定編集画面の SDRAM ⇒ PHY Settings タブにある PLL reference clock frequency の項目は何の設定ですか？

SoC FPGA プラットフォーム・デザイナー

カテゴリ：SoC
ツール：Quartus® Prime / Quartus® II
デバイス：Cyclone® V / Arria® V

この設定は SDRAM の PLL に入力するクロック周波数を入れる項目です。
SDRAM PLL に入力するクロックは 3 系統から選択可能となっており、選択した系統のクロック周波数を指定してください。

経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。

お問い合わせフォーム

サイト内検索