サイト内検索

Intel:SoC FPGA の QSPI HWLib を扱う上で注意する点はありますか?

SoC FPGA SoC EDS/DS-5

カテゴリ:SoC
ツール:SoC EDS
デバイス:-


HWLib では timing_cfg.rd_datacap が 1 にデフォルト設定されていますので、使用する環境に合わせて設定が必要です。
Preloader 使用の場合、値が自動計算されるので、その値を使用することができます。


経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。