Intel:PLL Sharing mode 使用時の emif_usr_clk と emif_usr_reset_n の処理方法を教えてください。
クロック/PLL
カテゴリ:外部メモリ・インタフェース
ツール:Quartus® Prime
デバイス:Arria® 10
マスタの信号はマスタ、スレーブの信号はスレーブに接続してください。
参考として、Exmple Design では、マスタのメモリ IP からの emif_usr_clk はマスタのユーザ回路の emif_usr_clk、スレーブのメモリ IP からの emif_usr_reset_n はスレーブのユーザ回路の emif_usr_reset_n に接続されています。
なお、マスタとスレーブを個別にリセットする回路がない場合、マスタの信号をスレーブに共有しても構いません。