カテゴリ：仕様
ツール：Quartus® Prime
デバイス：MAX® 10


ドキュメントに記載はありませんが、adc_pll_clock と clock_clk の入力周波数が同じでは動作できません。
clock_clk は最低でも 25MHz 以上の周波数のクロックと接続してください。
ドキュメントの改版によって、今後明記される予定です。