Intel:Qsys で Clock Source を使用して、各モジュールにクロックとリセット信号を分配しています。外部から入力するリセット信号に自動的に同期化回路が入ってしまいますが、同期化せずに各モジュールに分配する方法はありますか?
プラットフォーム・デザイナー
クロック/PLL
カテゴリ:Quartus® Prime / Quartus® II (Qsys)
ツール:Quartus® Prime / Quartus® II
デバイス:-
Qsys では、非同期リセットはできません。
リセット同期化回路が自動で入ってしまう仕様です。