カテゴリ：DSP
ツール：Quartus® Prime / Quartus® II、DSP Builder
デバイス：－


Advanced Blockset で FPGA ハードウェア化されるモデルを作成した場合、Quartus® Prime / Quartus® II 上では入出力ピンは Virtual Pin となることが初期設定となります。
そのため、Quartus® Prime / Quartus® II の Assignmnet Editor もしくは.qsf ファイルにて Virtual Pin の設定を無効化し、Pin Planner や .qsf 等でボードにあわせてピン配置や I/O Standard の設定を行ってください。

Hardware in the Loop (HIL) 機能を使用するために、DSPBA_Features.VirtualPins = false を設定することで、Virtual Pin 設定を回避できます。

参考情報
https://www.altera.com/en_US/pdfs/literature/hb/dspb/hb_dspb_adv.pdf
（HIL in Advanced Blockset で検索してください。）